[Embedded] PLL (Phase-Locked Loop) Configuration

PLL (위상동기회로)는 입력 신호와 출력 신호에서 되먹임된 신호와의 위상차를 이용해 출력 신호를 제어하는 시스템이다. 입력된 신호에 맞춰 출력 신호의 주파수 조절이 목적이다. 입력 및 출력 위상을 동일하게 유지한다는 것은 입력 및 출력 주파수를 동일하게 유지한다는 것을 의미하므로 위상 고정 루프는 입력 주파수를 추적할 수 있다. 또한 주파수 분배기를 통합함으로써 PLL은 입력 주파수의 배수인 안정적인 주파수를 생성할 수 있다. 이러한 특성을 클락 동기화(clock synchronization), 복조(demodulation), 주파수 합성(frequency synthesis), 클락 배율기(clock multipliers), 잡음이 많은 통시 채널에서 신호 복구에 사용된다. 1969년 이후 단일 직접 ..
기술(Tech, IT)/임베디드 (Embedded) 2024. 1. 29. 06:44
1
공지사항
최근에 올라온 글
최근에 달린 댓글
Total
Today
Yesterday
링크
TAG more
«   2025/01   »
일 월 화 수 목 금 토
1 2 3 4
5 6 7 8 9 10 11
12 13 14 15 16 17 18
19 20 21 22 23 24 25
26 27 28 29 30 31
글 보관함
반응형